Opamp U1A is geschakeld als versterker. De versterkingsfactor is afhankelijk van de DS-weerstand van JFET T1. Hoe lager deze weerstand is, hoe hoger de versterking van U1 is.

De weerstand tussen de drain en de source van T1 hangt af van U_DS en U_GS. Om U_DS zo klein mogelijk te houden, wordt de ingangsspanning eerst door 100 gedeeld door R1 en R3. De spanning tussen de gate en de source wordt bepaald door U2.

U2 versterkt het uitgangssignaal van U1A. Om te voorkomen dat de schakeling te sterk reageert op laag-frequente signalen, wordt het uitgangssignaal eerst gefilterd door een HPF bestaande uit C2 en R7. De versterkingsfactor van U2 wordt bepaald door P1. D1 zorgt dat alleen de negatieve halve perioden worden doorgelaten. De JFET kan immers alleen afgeknepen worden met een negatieve gatespanning. De negatieve halve perioden worden afgevlakt door C1. Let er bij het nabouwen op dat 'de plus' van C1 verbonden is met massa! Over C1 staat immers een negatieve spanning.

Een kleine ingangsspanning zal zorgen voor een kleine uitgangsspanning op U1A en U2. Op de gate van T1 staat dus een kleine negatieve spanning. De DS-weerstand van T1 is hierdoor laag en de versterkingsfactor van U1A dus hoog.

Een grotere ingangsspanning zal zorgen voor een negatievere spanning op de gate van T1, waardoor de DS-weerstand hoger zal zijn, en de versterkingsfactor van U1A dus lager.

We zien dus dat de versterkingsfactor van U1A hoger is bij kleine ingangsspanningen dan bij grotere. En dat is precies wat we willen.

De minimale DS-weerstand van de gekozen FET is ongeveer 150Ω. De maximale versterking van U1A is dus ongeveer 100. De maximale DS-weerstand is oneindig. De minimale versterking is dus 1.

Stel dat P1 zodanig is ingesteld dat U2 10 keer versterkt en dat de afknijpspanning van de JFET -1.5V is. Als de ingangsspanning 0V is, versterkt U1A 100 keer, omdat de gatespanning ook 0V is.

Bij een ingangsspanning van 200mV_top zal de amplitude op de uitgang van U2 eerst 200mV/100∙100∙10 = 2V. bedragen. Hiermee wordt C1 geladen. Hierdoor zal de gatespanning steeds negatiever worden, waardoor de DS-weerstand zal toenemen en versterking van U1A zal afnemen. De uitgangsspanning van U2 zal dus ook afnemen, waardoor C1 steeds minder snel wordt geladen. Uiteindelijk zal de gatespanning U1A een zodanige versterking geven dat de uitgangsspanning van U2 precies gelijk is aan de gatespanning.

Wat zal er gebeuren als we een evenwicht hebben waarbij de gatespanning dicht bij de afknijpspanning ligt, en we de ingangsspanning nog verder verhogen? De FET kan nooit helemaal afgeknepen worden, want dan versterkt U1A maar 1x en dat is nooit genoeg om de gatespanning op de afknijpspanning te houden (tenzij de ingangsspanning toeneemt tot 15V_top, maar daar is deze schakeling niet voor bedoeld). De uitgangsspanning van U2 kan niet verder toenemen. Dit betekent dat de uitgangsspanning van U1A dus ook niet verder toe kan nemen. Vanaf een bepaalde ingangsspanning (afhankelijk van de stand van P1 en de afknijpspanning van de FET) blijft de amplitude van de uitgangsspanning dus gelijk! Deze schakeling is kan dus voorkomen dat een volgende trap wordt overstuurd.

De schakeling rond U1B zorgt overigens voor wat extra versterking.